Поддерживать
www.wikidata.ru-ru.nina.az
Ne sleduet putat s Apparatnyj port Vvod vyvod cherez porty angl I O ports shemotehnicheskoe reshenie organizuyushee vzaimodejstvie processora i periferijnyh ustrojstv vvoda vyvoda Protivopolozhnost vvodu vyvodu cherez pamyat Vo mnogih modelyah processorov vvod vyvod organizuetsya temi zhe funkciyami chto i chtenie zapis v pamyat tak nazyvaemyj vvod vyvod cherez pamyat Sootvetstvenno shemotehnicheski ustrojstva vvoda vyvoda raspolagayutsya na shine pamyati i chast adresov pamyati napravlyaetsya na vvod vyvod V processorah Intel mikrokontrollerah AVR i nekotoryh drugih sushestvuyut otdelnye komandy dlya vvoda vyvoda IN i OUT i sootvetstvenno otdelnoe adresnoe prostranstvo v processorah Intel ot 000016 do FFFF16 Porty vvoda vyvoda sozdayutsya v sistemnom oborudovanii kotoroe ciklicheski dekodiruet upravlyayushie adresnye i kontakty dannyh processora Zatem porty nastraivayutsya dlya obespecheniya svyazi s ustrojstvami vvoda vyvoda Odni porty ispolzuyutsya dlya peredachi dannyh naprimer priyom dannyh ot klaviatury ili chtenie vremeni sistemnyh chasov drugie dlya upravleniya periferijnymi ustrojstvami komanda chteniya dannyh s diska Ishodya iz etogo port vvoda vyvoda mozhet byt portom tolko dlya vvoda tolko vyvoda a takzhe dvunapravlennym portom Vvod vyvod cherez pamyat nikak ne svyazan s pryamym dostupom k pamyati PDP DMA otdelnoe shemnoe reshenie svyazyvayushee shinu vvoda vyvoda s kontrollerom pamyati i razgruzhayushee processor na krupnyh operaciyah vvoda vyvoda V mashine s PDP chtoby zapisat blok pamyati naprimer na disk nado sformirovat etot blok v pamyati a zatem operaciyami vvoda vyvoda libo cherez port libo cherez specialnyj adres pamyati v zavisimosti ot arhitektury otpravit komandu Nachat zapis Kogda zapis budet zakonchena ustrojstvo kakim to obrazom predupredit processor ob etom naprimer preryvaniem V chastnosti izvestnye lyubomu znakomomu s DOS tri parametra SoundBlaster port DMA i IRQ ukazyvayut kak peredavat zvukovoj plate komandy kak ona budet brat zvukovuyu volnu iz pamyati i kak plata soobshit processoru chto otrezok volny proigran Porty ili pamyat Preimushestva portov Vozmozhna sovsem drugaya shemotehnicheskaya organizaciya vvoda vyvoda Chelovek chitayushij assemblernyj listing srazu zhe vidit chto eto rabota ne s pamyatyu a s vneshnim ustrojstvom Vsyo adresnoe prostranstvo mashiny mozhno pustit na OZU bez vsyakih dyr napodobie UMB Dlya mashin nizkoj razryadnosti u kotoryh adres v pamyati zadayotsya registrovoj paroj a na port hvataet i odnogo registra uskoryaetsya rabota s vneshnimi ustrojstvami Preimushestva pamyati Uproshenie konstrukcii processora Bolee shirokij nabor vozmozhnyh instrukcij vse instrukcii sposobnye zapisat dannye v pamyat v tom chisle avtoinkrementnye i SIMD mogut zanimatsya vvodom vyvodom Udobnee rabota s funkciyami operiruyushimi bolshimi obyomami dannyh naprimer chtenie zapis na disk v videoadapter Porty v arhitekture IA 32Processor pozvolyaet osushestvlyat vvod vyvod kak cherez pamyat tak i cherez porty Dostup k portam osushestvlyaetsya osobymi komandami IN INS INSB INSW INSD OUT OUTS OUTSB OUTSW i OUTSD dostup k pamyati obychnymi funkciyami raboty s pamyatyu MOV ADD LODSB i prochimi Dva posledovatelnyh porta mogut obedinyatsya v odin dvuhbajtovyj port chetyre v odin chetyryohbajtovyj Kak i s pamyatyu dlya maksimalnoj proizvoditelnosti nomera portov dolzhny byt vyrovneny sootvetstvenno po 2 i 4 bajtovoj granice Esli trebuetsya zapisyvat dannye v dva sosednih porta v opredelyonnom poryadke etogo nelzya delat mnogobajtovymi komandami na vyrovnennyh portah vvod vyvod proishodit parallelno na nevyrovnennyh poryadok vyzova ne opredelyon Processor umeet proecirovat porty v pamyat pri etom processor garantiruet chto operaciya vvoda vyvoda cherez port zavershitsya do togo kak nachnyot vypolnyatsya sleduyushaya komanda S vvodom vyvodom cherez pamyat takoj garantii net Vprochem processor ne proveryaet oshibok chyotnosti na portah poetomu v sistemah vysokoj nadyozhnosti programmist dolzhen byt gotov k oshibkam chyotnosti Fizicheski adres porta podayotsya cherez tu zhe adresnuyu shinu chto i adres pamyati V processorah Intel arhitektury x86 do Pentium byla liniya MI O 1 pamyat 0 port v bolee pozdnih etu funkciyu vypolnyayut linii zaprosa komandy PrimechaniyaV state ne hvataet ssylok na istochniki sm rekomendacii po poisku Informaciya dolzhna byt proveryaema inache ona mozhet byt udalena Vy mozhete otredaktirovat statyu dobaviv ssylki na avtoritetnye istochniki v vide snosok 22 oktyabrya 2012
Вершина